日前，中國(guó)華夏芯公司宣布，其異構(gòu)計(jì)算處理器IP核已經(jīng)在硅片上成功實(shí)現(xiàn)，并已通過HSA（異構(gòu)系統(tǒng)架構(gòu)）一致性測(cè)試。華夏公司宣布了新的機(jī)器學(xué)習(xí)和深層神經(jīng)網(wǎng)絡(luò)的開源項(xiàng)目，旨在進(jìn)一步推動(dòng)HSA異構(gòu)計(jì)算的發(fā)展。這次華夏芯推出的產(chǎn)品則是國(guó)內(nèi)企業(yè)在異構(gòu)計(jì)算上的技術(shù)突破，并有望在人工智能、機(jī)器視覺、工業(yè)4.0、移動(dòng)通信、無人機(jī)等領(lǐng)域推廣應(yīng)用。

異構(gòu)計(jì)算處理器

什么是異構(gòu)計(jì)算

同構(gòu)計(jì)算是使用相同類型指令集和體系架構(gòu)的計(jì)算單元組成系統(tǒng)的計(jì)算方式。而異構(gòu)計(jì)算主要是指使用不同類型指令集和體系架構(gòu)的計(jì)算單元組成系統(tǒng)的計(jì)算方式，常見的計(jì)算單元類別包括CPU、GPU、DSP、ASIC、FPGA等。異構(gòu)計(jì)算用簡(jiǎn)單的公式可以表示為“CPU+XXX”，究其本質(zhì)而言Cpu+本質(zhì)上指的是單核與多核能力的提升。舉例來說，AMD著力發(fā)展的APU就屬于異構(gòu)計(jì)算，用公式表示就是CPU+GPU。

由于術(shù)業(yè)有專攻，CPU、GPU、DSP、ASIC、FPGA各有所長(zhǎng)，在一些場(chǎng)景下，引入特定計(jì)算單元，讓計(jì)算系統(tǒng)變成混合結(jié)構(gòu)，就能讓CPU、GPU、DSP、FPGA執(zhí)行自己最擅長(zhǎng)的任務(wù)。如果能做到無縫地將運(yùn)行于CPU之上的通用計(jì)算、運(yùn)行于GPU之上的并行計(jì)算、運(yùn)行于DSP之上或者ASIC/FPGA之上的優(yōu)化計(jì)算整合在一起，就能獲得更好的應(yīng)用性能，更低的功耗等特性，相對(duì)于同構(gòu)計(jì)算而言也可能有一定性能優(yōu)勢(shì)。

異構(gòu)計(jì)算處理器

在超算上已經(jīng)得到廣泛應(yīng)用

其實(shí)，異構(gòu)計(jì)算對(duì)大家而言并不陌生，在TOP500刷榜的天河2號(hào)和神威太湖之光都采用了異構(gòu)計(jì)算。其原因就在于異構(gòu)計(jì)算能帶來很高的性能和性能功耗比，以天河2號(hào)的一個(gè)計(jì)算節(jié)點(diǎn)為例。

Xeon E5的滿載功耗達(dá)145W，雙精浮點(diǎn)為0.21T Flops，而Xeon PHI功耗300W，雙精浮點(diǎn)達(dá)1T Flops。

天河2號(hào)一個(gè)計(jì)算節(jié)點(diǎn)由2片Xeon E5和3片Xeon PHI，理論雙精浮點(diǎn)性能為3.42T Flops，功耗為1190W，理論雙精浮點(diǎn)性能與功耗的比值為2.87GFlops/W。相同功耗下使用8片Xeon E5只能獲得1696Gflops的理論雙精浮點(diǎn)性能，理論雙精浮點(diǎn)性能與功耗的比值為1.42GFlops/W。從數(shù)據(jù)可以看出，在同等功耗下，在使用Xeon PHI加速后，理論雙精浮點(diǎn)性能與是只使用Xeon E5的2倍。

正是因?yàn)楫悩?gòu)計(jì)算在理論上有著諸多的優(yōu)勢(shì)，一些媒體將“CPU+XXX”稱為下一代處理器。